char dev fuer Eingabe von Flags in den line buffer

km -> fpga: stop command, start command

testen ob fpga wirklich tx anhaelt nach empfang des stop bytes und weiter macht nach empfang des start bytes

Wenn ixon aktiviert:
Bei Empfang des stop chars: 
    tty core ruft stop() auf
    km sendet stop command ans FPGA
    FPGA stoppt sofort Senden ueber die TX-Leitung.
    Im KM staut es sich sobald Puffer voll. Dann wird bei count > 1 in write 0 zurueckgegeben.
    Der tty core ruft nach rueckgabwert 0 write nicht mehr auf bis tty_wakeup aufgerufen wird.
    
    uart params vom KM zum FPGA mit uartParams_cmd

Checken:
1. fpga laden
2. KM laden
3. Uebertragung per Empfang von xon oder Anwendungsfunktion stoppen
4. KM entladen
5. KM laden
6. Zustand "stopped" im fpga?
Ja, passt, denn beim Laden des KM wird ueber ADDR_OTH_KM_RESET bzw. km_reset_l sowohl km_access 
als auch uart_main und deren Sub-Entitaeten zurueckgesetzt.


Weitere params im fpga beruecksichtigen:
    Anzahl datenbits
    paritaet
    anzahl stop bits
    
    Diagramm

    throttle_unthrottle_cmd
    
    throttleUnthrottleTrig
    
    rts_l-Ausgang aus "..._rx.vhd" entfernen
    
    throttled-flag in uart_main, dieses invertieren bei throttleUnthrottleTrig

    stm in uart_rx_rcv_byte.vhd anpassen
    
    tx-rx-loop aktivieren
    
    FPGA bauen

    Folgendes ueberdenken in dma_tty_read_onRespRxCount:
        case TR_CLOSED:
            // in diesem Zustand die Daten ignorieren
            
    States in dma_tty_read und dma_tty_write anpassen

    throttle_unthrottle_cmd bei throttle/unthrottle senden    

    periodCounts zumindest fuer das Senden kommt falsch an
    behoben
        
    Paritaet testen

    simulation des kompletten rx (es kommt immer 0 an)
    behoben
    
    Empfang durch Loop testen

    Testen ob kleinere size bei read die haeufigen throttle/unthrottle im high-level-treiber verhindert?
    Ergebnis: Nein

    throttle/unthrottle-Filterung    

    unthrottled-Zustand in shutdown setzen! Sonst wird nach neustart ein throttle ignoriert!

+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++
    
    stop / start testen (auch nach km-reload ohne fpga-reload)
    
    1 / 2 Stop-Bits testen
    
    
    
    rts/cts testen (evtl. erst testbench...)
        
    test-bench fuer test von
        parity
        1, 2 stop-bits
        rts/cts
    

Reaktion auf break-flag testen (wird dann flush aufgerufen?)

sendbreak implementieren
